PAT-NO:

JP02002313798A

DOCUMENT-IDENTIFIER: JP 2002313798 A

TITLE:

EPITAXIAL BASE BIPOLAR TRANSISTOR AND ITS

N/A

MANUFACTURING

ROBB, A JOHNSON

METHOD

PUBN-DATE:

October 25, 2002

INVENTOR-INFORMATION:

NAME COUNTRY

DUNN, JAMES S N/A

HARAME, DAVID L N/A

JOHNSON, JEFFREY B N/A

LANZEROTTI, LOUIS D N/A

ST, ONGE STEPHEN A N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

INTERNATL BUSINESS MACH CORP <IBM> N/A

APPL-NO: JP2002052091

APPL-DATE: February 27, 2002

PRIORITY-DATA: 2001810856 (March 16, 2001)

INT-CL (IPC): H01L021/331, H01L029/732, H01L029/737

ABSTRACT:

PROBLEM TO BE SOLVED: To provide an epitaxial base bipolar transistor

which

has low base resistance and whose capacitance does not increase.

SOLUTION: This epitaxial base bipolar transistor is provided with an epitaxial silicon layer on a single crystal semiconductor substrate 54, a raised emitter 64 on the surface of the semiconductor substrate, a raised extrinsic base 58e on the surface of the semiconductor substrate, an insulator

66 as a spacer between the raised emitter and raised extrinsic base, and a diffusion from the raised emitter and from the raised extrinsic base to provide

an emitter diffusion and an extrinsic base diffusion in the semiconductor substrate. The emitter diffusion has an emitter diffusion junction depth, and

the raised emitter extends to the surface of the semiconductor substrate and

the raised extrinsic base extends to the surface of the semiconductor substrate. A difference of height between the surfaces of the emitter and base

is less than 20% of the emitter diffusion junction depth.

COPYRIGHT: (C)2002,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特期2002-313798 (P2002-313798A)

(43)公開日 平成14年10月25日(2002.10.25)

(51) Int.CL'

識別記号

ΡI

テーヤコート*(参考)

HO1L 21/331

29/732

H01L 29/72

S 5F003

Н

29/737

謝求項の数30 OL (全 13 頁)

(21)出願番号

特願2002-52091(P2002-52091)

(22)出頭日

平成14年2月27日(2002.2.27)

(31) 優先権主張番号 09/810856

(32)優先日

平成13年3月16日(2001.3.16)

(33)優先権主張国

米国(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレーション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク ニュー オーチャード ロー

ĸ

(74)代理人 100086243

弁理士 坂口 博 (外1名)


最終頁に絞く

(54) 【発明の名称】 エピタキシャル・ベース・パイポーラ・トランジスタおよびその製造方法

(57)【要約】

【課題】 低いベース抵抗を有し、キャパシタンスが増 大しないエピタキシャル・ベース・バイポーラ・トラン ジスタを提供する。

【解決手段】 単結晶半導体基板54上のエピタキシャ ル・シリコン層と、半導体基板の表面上の隆起エミッタ 64と、半導体基板の表面上の隆起外部ベース58 e と、隆起エミッタと隆起外部ベースとの間の、スペーサ である絶縁体66と、半導体基板内に、エミッタ拡散部 および外部ベース拡散部を与えるための、隆起エミッタ および隆起外部ベースからの拡散とを備え、エミッタ拡 散部は、エミッタ拡散接合深さを有し、隆起エミッタ は、半導体基板の表面にまで延び、隆起外部ベースは、 半導体基板の表面にまで延び、エミッタ/ベースの表面 高さの差は、エミッタ拡散接合深さの20%より小さ 41.



【特許請求の範囲】

【請求項1】 隆起外部ベースを有するエピタキシャル・ ベース・バイポーラ・トランジスタを製造する方法であ

1

単結晶半導体基板上に、少なくともエピタキシャル・シ リコン層を成長させる工程と、

前記単結晶半導体基板の表面に、隆起エミッタを形成す る工程とを含み、前記隆起エミッタは、少なくともその 側壁に形成された絶縁材料を有し、

前記単結晶半導体基板の表面に、隆起外部ベースを形成 10 する工程を含み、前記隆起エミッタと隆起外部ベースと は、前記絶縁材料によって絶縁され、

前記隆起エミッタおよび隆起外部ベースからドーパント を拡散して、前記単結晶半導体基板内に、エミッタ拡散 部および外部ベース拡散部を与える工程を含み、前記エ ミッタ拡散部は、エミッタ拡散接合深さを有し、前記エ ミッタ拡散部は、前記単結晶半導体基板の表面にまで延 び、前記外部ベース拡散部は、前記単結晶半導体基板の 表面にまで延びる、方法。

【請求項2】前記エピタキシャル・シリコン層は、さら 20 に、その表面に形成されたGe層を含む、請求項1に記 載の方法。

【請求項3】前記エピタキシャル・シリコン層を成長す る工程の間に、ポリシリコン層を形成し、前記ポリシリ コン層は、前記エピタキシャル・シリコン層に隣接して 形成される、請求項1に記載の方法。

【請求項4】前記ポリシリコン層は、前記半導体基板内 に形成された分離領域上に形成される、請求項3に記載 の方法。

【請求項5】前記エピタキシャル・シリコン層は、約5 30 00~約3000 Åの厚さを有する、請求項1に記載の 方法。

【請求項6】前記絶縁材料は、少なくとも、酸化物、ま たは酸化物と窒化物との組合せを含む、請求項1に記載 の方法。

【請求項7】前記隆起エミッタは、前記絶縁体材料内に エミッタ開口を設け、前記エミッタ開口内に真性ポリシ リコンを付着し、前記付着された真性ポリシリコン上に 酸化物層または窒化物層を設けることによって形成され る、請求項1に記載の方法。

【請求項8】前記隆起エミッタは、その側壁に形成され たスペースを有する、請求項1に記載の方法。

【請求項9】前記隆起外部ベースは、前記隆起エミッタ を取り囲むようにしてP+ ポリシリコン層を付着し、前 記付着されたポリシリコンをエッチングして画定するこ とによって形成される、請求項1に記載の方法。

【請求項10】前記P* ポリシリコン層の付着は、温度 が550℃より低い低温化学蒸着付着プロセスによって 行われる、請求項9に記載の方法。

セスを用いて行われる、請求項1に記載の方法。

【請求項12】前記短時間アニール・プロセスは、約3 0秒以下の期間、約850℃以上の温度の不活性ガス内 で行われる請求項11に記載の方法。

【請求項13】エミッタ/ベースの表面高さの差は、前 記エミッタ拡散接合深さの20%より小さい、請求項1 に記載の方法。

【請求項14】前記隆起外部ベースを形成するときに、 スーパースペーサを用いる、請求項1に記載の方法。

【請求項15】隆起外部ベースを有するエピタキシャル ・ベース・バイポーラ・トランジスタを製造する方法で あって、

単結晶半導体基板上に、少なくともエピタキシャル・シ リコン層を成長させる工程と、

前記単結晶半導体基板の表面に、隆起外部ベースを形成 する工程と、

前記半導体基板の表面に、隆起エミッタを形成する工程 を含み、前記隆起エミッタは、少なくともその側壁に形 成された絶縁材料を有し、前記絶縁材料は、前記隆起外 部ベースを、前記隆起エミッタから電気的に絶縁し、

前記隆起エミッタおよび隆起外部ベースからドーパント を拡散して、前記単結晶半導体基板内に、エミッタ拡散 部および外部ベース拡散部を与える工程を含み、前記エ ミック拡散部は、エミック拡散接合深さを有し、前記エ ミッタ拡散部は、前記単結晶半導体基板の表面にまで延 び、前記外部ベース拡散部は、前記単結晶半導体基板の 表面にまで延びる、方法。

【請求項16】前記エピタキシャル・シリコン層は、さ らに、その表面に形成されたGe層を含む、請求項15 に記載の方法。

【請求項17】前記エピタキシャル・シリコン層を成長 する工程の間に、ポリシリコン層を形成し、前記ポリシ リコン層は、前記エピタキシャル・シリコン層に隣接し て形成される、請求項15に記載の方法。

【請求項18】前記ポリシリコン層は、前記半導体基板 内に形成された分離領域上に形成される、請求項17に 記載の方法。

【請求項19】前記隆起外部ベースは、マンドレル上 に、その場ドープトP+ ポリシリコン層を形成する工程 40 と、前記その場ドープトP⁺ ポリシリコン層から、スー パースペーサを形成する工程とによって形成される、請 求項15に記載の方法。

【請求項20】前記隆起エミッタは、前記マンドレル内 にトレンチを形成する工程と、前記トレンチの露出され た側壁上に酸化物層を形成する工程と、前記トレンチ内 の前記酸化物層上に、窒化シリコン・スペーサを形成す る工程と、全体構造上に、N⁺ドープト・ポリシリコン および窒化物層を付着する工程と、前記N*ドープト・ ポリシリコンおよび前記窒化物層をパターニングして、

【請求項11】前記拡散工程は、短時間アニール・プロ 50 前記隆起エミッタを形成する工程とにより形成される、

請求項19に記載の方法。

【請求項21】前記拡散工程は、短時間アニール・プロ セスを用いて行われる、請求項15に記載の方法。

【請求項22】前記短時間アニール・プロセスは、約3 0秒以下の期間、約850℃以上の温度の不活性ガス内 で行われる請求項21に記載の方法。

【請求項23】エミッタ/ベースの表面高さの差は、前 記エミッタ接合深さの20%より小さい、請求項15に 記載の方法。

・ベース・バイポーラ・トランジスタであって、

単結晶半導体基板上のエピタキシャル・シリコン層と、 前記半導体基板の表面上の隆起エミッタと、

前記半導体基板の表面上の隆起外部ベースと、

前記隆起エミッタと前記隆起外部ベースとの間の、スペ ーサである絶縁体と、

前記半導体基板内に、エミッタ拡散部および外部ベース 拡散部を与えるための、前記隆起エミッタおよび前記隆 起外部ベースからの拡散とを備え、前記エミッタ拡散部 は、エミッタ拡散接合深さを有し、前記隆起エミッタ は、前記半導体基板の表面にまで延び、前記隆起外部へ ースは、前記半導体基板の表面にまで延び、エミッタ/ ベースの表面高さの差は、前記エミッタ拡散接合深さの 20%より小さい、エピタキシャル・ベース・バイポー ラ・トランジスタ。

【請求項25】前記隆起エミッタは、自己整合され、前 記ベースに中心合わせされている、請求項24に記載の エピタキシャル・ベース・バイボーラ・トランジスタ。 【請求項26】自己整合されたベース/エミッタ構造を 備え、ベース抵抗は、可変厚さの拡散ソースによって独 30 分離領域16とを有している。シリコン (基板上の単結 立に調整され、ベース・キャパシタンスは、前記拡散ソ ースの厚さと真性ベース・エピタキシャル層の厚さとの 組合せにより、独立して変えることのできる、バイポー ラ接合トランジスタ。

【請求項27】前記拡散ソースは、前記真性ベース・エ ピタキシャル層に接触している、請求項26に記載のバ イポーラ接合トランジスタ。

【請求項28】前記拡散ソースは、P* ドープされてい る、請求項26に記載のバイポーラ接合トランジスタ。 【請求項29】前記真性ベース・エピタキシャル層は、 コレクタ領域上に形成される、請求項26に記載のバイ ポーラ接合トランジスタ。

【請求項30】前記真性ベース・エピタキシャル層は、 自己整合され前記ベースに中心合わせされたエミッタを 有する隆起層である、請求項26に記載のバイポーラ接 合トランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バイボーラ・トラ ンジスタ、特に、隆起した外部ベースを有するエピタキ 50 でいる。

シャル・ベース・バイポーラ・トランジスタと、その製 造方法に関する。

[0002]

【従来の技術】バイポーラ・トランジスタの高いベース 抵抗は、最小ノイズと電力利得カットオフ周波数との両 方を劣化させる。ベース抵抗の主成分は、外部ベース抵 抗である。外部ベース抵抗を低減させるには、エミッタ に隣接するベース領域にイオンを打込むことが知られて いる。外部ベース抵抗を低減できるにもかかわらず、ベ 【請求項24】隆起外部ベースを有するエピタキシャル 10 一ス領域のイオン打込みは、打込まれたドーパントの過 渡増速拡散を生じさせ、これが真性ベースを拡げ、およ び真性ベース自身のみならずペデスタル打込み部を拡散 させる。

> 【0003】打込み部の連続オーバラップを生じさせる 追加の拡散幅は、高キャパシタンス・デバイスにつなが る。さらに、この増大したキャパシタンスは、性能の劣 った低速デバイスを生じさせることになる。

【0004】図1および図2 (A)は、従来技術のバイ ポーラ・トランジスタを示しており、このバイポーラ・ 20 トランジスタでは、外部ベース領域が、イオン打込みお よび活性化アニールによって形成される。

【0005】特に、図1は、打込まれた外部ベース領域 を用いる従来技術のシリコンゲルマニウム (SiGe) バイポーラ・デバイス10の断面図であり、図2(A) は、、図1に示すデバイスの隆起部分の上面図である。 【0006】図1の従来技術のバイポーラ・デバイス1 0は、Si基板12(例えば、N形)内に形成されたサ ブコレクタ領域 (例えば、N* ドープ) 14を有してい る。基板は、また、コレクタ・コンタクト領域15と、 晶シリコンまたはエピタキシャル・シリコン、および分 離領域上のポリシリコン)よりなるベース領域(たとえ ば、P形) 18が、Si基板上に設けられている。ベー ス領域18は、真性ベース (Pドープ) 領域18iと、 外部ベース (Nドープ) 領域18eとを有している。 外 部ベース領域は、Geリッチ層20の下の一定の深さま で、真性ベース領域を取囲んでいる。一般に、ポリシリ コン/エピタキシャル領域、すなわちベース領域18の 厚さは、約500~3000Åである。前述したよう

40 に、ベース領域18内には、約250~1500 Å厚さ のGeリッチ層が、ベース領域の上部から50~500 A下のところに設けられている。

【0007】ベース領域の上には絶縁体22が設けられ ており、この絶縁体は、ベース領域の上部を露出させる 開口を有している。この開口の上には、ポリシリコン・ エミッタ(N* ドープ)24がオーバラップしている。 エミッタ領域からドーパントが、ベース領域に拡散され る。エミッタ領域を、誘電体スペーサ26と、エミッタ ・ポリシリコン上に形成されたキャップ層とが、取囲ん

【0008】シリコン基板内には、サブコレクタ領域か らベース領域内に延びるが、分離領域には接触しないペ デスタル領域28 (N* ドープ) が設けられている。 ベ ース領域の高濃度ドープト外部ベース領域が、横方向に 延びて、ペデスタル領域に接触する。図示したように、 従来技術の打込み、および続く活性化アニールは、ペデ スタル領域とベース領域との間にオーバラップを生じさ せる。

【0009】図2(A)に、抵抗に対する、外部ベース 領域打込み部の結果を示す。エミッタ領域と外部ベース 10 領域との間のミスアライメントの抵抗への影響について 言及する。 これは、外部ベース領域打込み部のない図2 (B) の状況と比較されなければならない。ベース領域 の真性ベース部分は、約10000√□の抵抗を有 し、一方、外部ベース部分は、約200Ω/□の抵抗を 有している。しかし、外部ベース領域が、ペデスタル領 域と接触する、または接近する場合には、キャパシタン スはPN接合と関係付けられる。以下の式(1)は、重 要なパラメータ間の関係を示す。

[0010]

【数1】fmax ∝ft /(RB CCB) (1) ここに、faar は、電力利得がなお存在する最大周波数 であり、ft は電流利得が1になる(ペデスタル・ドー ズが高くなるにつれて増大する)周波数であり、Rg は ベース抵抗であり且つ真性ベース抵抗と外部ベース抵抗 との和であり、CcBはコレクタ/ベース・キャパシタン ス(ペデスタル・ドーズが高くなるにつれて増大する) である。

【0011】高性能を実現し、デバイスを縮小するため には、外部ベース抵抗を低く保ちながら、ペデスタル・ ドーズを増大させなければならない。現在のデバイスで は、このことは、イオン・ドーズが増大するので、難し い問題である。

【0012】前述した点から見て、ベース抵抗とデバイ ス・キャパシタンスとが減少するエピタキシャル・ベー ス・バイポーラ・トランジスタを形成できる新規で改良 された方法を開発する必要性が存在する。新規な方法 は、ベース領域へのイオン打込みの使用を避けなければ ならない。というのは、ベース領域へのイオン打込みの 使用は、拡散領域のオーバラップと、増大したデバイス 40 キャパシタンスとを生じさせるからである。

[0013]

【発明が解決しようとする課題】本発明の目的は、低い ベース抵抗を有し、キャパシタンスが増大しないエピタ キシャル・ベース・バイボーラ・トランジスタを提供す ることにある。

【0014】本発明の他の目的は、最小のノイズと、電 力利得カットオフ周波数とを有するエピタキシャル・ベ ース・バイボーラ・トランジスタを提供することにあ る.

【0015】本発明のさらに他の目的は、従来技術のバ イポーラ・トランジスタに比べて、高速デバイス性能と 増大したスイッチング速度とを有するエピタキシャル・ ベース・バイポーラ・トランジスタを提供することにあ

【0016】本発明のさらに他の目的は、エミッタが自 己整合され、ベースに対して中心合わせされたエピタキ シャル・ベース・バイポーラ・トランジスタを提供する ことにある。

[0017]

【課題を解決するための手段】上記および他の目的およ び利点は、本発明では、隆起ベース構造を用いることに より、および外部ベースのための拡散ソースとして、ド ープト・ポリシリコン層を利用して浅い外部ベース・プ ロファイルを与えることによって、実現される。

【0018】本発明の第1の態様によれば、イオン打込 みによってドープされない隆起外部ベースを有するエピ タキシャル・ベース・バイポーラ・トランジスタ・デバ イスを作製する方法が提供される。

- 20 【0019】本発明の第1の方法では、ベース領域を形 成する前にエミッタ領域を形成する。特に、本発明の第 1の方法は、(a)単結晶半導体基板上に、少なくとも エピタキシャル・シリコン層を成長させる工程と、
- (b) 前記単結晶半導体基板の表面に、隆起エミッタを 形成する工程とを含み、前記隆起エミッタは、少なくと もその側壁に形成された絶縁材料を有し、(c)前記単 結晶半導体基板の表面に、隆起外部ベースを形成する工 程を含み、前記隆起エミッタと隆起外部ベースとは、前 記絶縁材料によって絶縁され、(d)前記隆起エミッタ および隆起外部ベースからドーパントを拡散して、前記 30 単結晶半導体基板内に、エミッタ拡散部および外部ペー ス拡散部を与える工程を含み、前記エミッタ拡散部は、 エミッタ拡散接合深さを有し、前記エミッタ拡散部は、 前記単結晶半導体基板の表面にまで延び、前記外部ベー ス拡散部は、前記単結晶半導体基板の表面にまで延び

【0020】本発明の好適な一態様では、エミッタ/ベ ースの表面高さの差は、エミッタ接合深さの20%より 小さい。

【0021】本発明の第2の方法は、エミッタ領域を形 成する前に、隆起外部ベースを形成する。エミッタ領域 を形成する前に、隆起外部ベースを形成することによっ て、エミッタは、自己整合され、ベースに対して中心合 わせされる。特に、本発明の第2の方法は、(a)単結 晶半導体基板上に、少なくともエピタキシャル・シリコ ン層を成長させる工程と、(b)前記単結晶半導体基板 の表面に、隆起外部ベースを形成する工程と、(c)前 記単結晶半導体基板の表面に、隆起エミッタを形成する 工程を含み、前記隆起エミッタは、少なくともその個壁

50 に形成された絶縁材料を有し、前記絶縁材料は、前記隆

起外部ベースを、前記隆起エミッタから電気的に絶縁 し、(d) 前記隆起エミッタおよび隆起外部ベースから ドーパントを拡散して、前記単結晶半導体基板内に、エ ミッタ拡散部および外部ベース拡散部を与える工程を含 み、前記エミック拡散部は、エミック拡散接合深さを有 し、前記エミッタ拡散部は、前記単結晶半導体基板の表 面にまで延び、前記外部ベース拡散部は、前記単結晶半 導体基板の表面にまで延びる。

【0022】本発明の第2の方法の好適な一態様では、 の20%より小さい。

【0023】本発明の他の態様によれば、隆起外部ベー スを有する真性ベース・バイポーラ・トランジスタが提 供される。本発明のバイポーラ・トランジスタは、単結 晶半導体基板上のエピタキシャル・シリコン層と、前記 半導体基板の表面上の隆起エミッタと、前記半導体基板 の表面上の隆起外部ベースと、前記隆起エミッタと前記 隆起外部ベースとの間の、スペーサである絶縁体と、前 記半導体基板内に、エミッタ拡散部および外部ベース拡 外部ベースからの拡散とを備え、前記エミッタ拡散部 は、エミッタ拡散接合深さを有し、前記隆起エミッタ は、前記半導体基板の表面にまで延び、前記隆起外部へ ースは、前記半導体基板の表面にまで延び、エミッタ/ ベースの表面高さの差は、前記エミッタ拡散接合深さの 20%より小さい。

【0024】本発明の一実施例では、隆起エミッタは、 自己整合され、前記ベースに中心合わせされている。

【0025】本発明の他の態様は、構造中に組込みの抵 抗/キャパシタンス調整を有するバイボーラ接合トラン 30 ジスタを提供する。特に、本発明のバイポーラ接合トラ ンジスタは、自己整合されたベース/エミッタ構造を備 え、ベース抵抗は、可変厚さの拡散ソースによって独立 に調整され、ベース・キャパシタンスは、前記拡散ソー スの厚さと真性ベース・エピタキシャル層の厚さとの組 合せにより、独立して変えることができる。

[0026]

【発明の実施の形態】隆起した外部ベース領域を有する エピタキシャル・ベース・バイポーラ・トランジスタ と、その製造方法とを提供する本発明を、図面を参照し 40 ながら詳細に説明する。図面において、同一および対応 する要素は、同一の参照番号で示されていることに留意 すべきである。

【0027】まず、図3について説明するが、図3は、 本発明の第1の方法を用いて形成されたエピタキシャル ・ベース・バイポーラ・トランジスタの1つの可能な構 造を示す断面図である。 図4は、 図3に示した構造の上 面図である。特に、図3に示すデバイス50は、分離領 域(例えば、浅いトレンチ分離領域)56を含む単結晶

レクタ (例えば、N*ドープ) 52を有している。シリ コン (シリコン基板上のエピタキシャルSiおよび分離 領域上のポリシリコン)よりなるベース領域(例えば、 P形) 58が、基板の表面上に設けられている。ベース 領域は、真性 (Pドープ) 領域58 i と外部 (P* ドー プ)領域58eとを形成するための領域を有している。 【0028】一般に、ベース領域の厚さは、約500~ 約3000Åである。ベース領域内に、約250~約1 500Åの厚さを有するGeリッチ層60が、ベース領 エミッタ/ベースの表面高さの差は、エミッタ接合深さ 10 域58の上部から約50~約500Å下のところに設け られている。ベース領域上に、ベース領域のシリコンを 露出させる開口を有する絶縁体62が設けられている。 この開口には、ポリシリコン·エミッタ (N+ ドープ) 領域64が、オーバラップされている。エミッタ領域6 4は、絶縁体すなわち誘電体により作られたキャップ層 65を有している。エミッタ領域からドーパントが、ベ ース領域に拡散する。外部ベース領域は、Geリッチ層 よりも深くない一定の深さにあるが、真性ベース領域と エミッタ領域とを取囲んでいる。また、外部ベース領域 散部を与えるための、前記隆起エミッタおよび前記隆起 20 は、絶縁体スペーサによって、エミッタ領域から分離さ れているが、エミッタ領域の大部分を取囲んでいる。S i 基板内では、ペデスタル領域 (N+ ドープ) 68が、 サブコレクタからベース領域内に延びているが、分離領 域には接触しない。

> 【0029】本発明によれば、ベース領域58は、基板 54の表面まで延びる降起ベース領域である。さらに、 本発明のバイポーラトランジスタは、隆起エミッタ領域 および隆起外部ベース領域からの拡散を含んでいる。こ の拡散は、構造内にエミック拡散領域と外部ベース拡散 領域とを与える。本発明のバイポーラ・トランジスタ は、さらに、エミック接合深さを有するエミック拡散領 域を有し、エミッタは、基板54の表面にまで延びるこ とを特徴としている。さらに、本発明のバイポーラ・ト ・ランジスタは、エミッタ接合の20%より小さい、エミ ッタ/ベース表面高さの差を有することを特徴としてい

> 【0030】図5~図11は、図3に示される構成を形 成するのに用いられる種々の処理工程を示す。前述した ように、本発明の第1の方法は、外部ベース領域を形成 する前に、エミッタ領域を形成する。まず、本発明にお いて用いられる初期構造50を示す図5を参照する。特 に、図5に示す初期構造は、分離領域56と、サブコレ クタ52と、サブコレクタ・コンタクト57と、ペデス タル領域68とを含むSi基板54を有している。この 初期構造は、技術上周知の従来の処理方法を用いて作製 される。したがって、処理方法の詳細な説明は、ここで は行わない。

【0031】化学蒸着(CVD)プロセスを用いて、S i 基板の表面上に、ポリシリコン真性ベース領域58 i 半導体基板(例えば、N形Si基板)54内に、サブコ 50 を、エピタキシャルに成長させる。真性ベース領域は、

約500~約3000Åの厚さを有しており、P形ドー パントで真性的に(intrinsically)ドー プされる。本発明の真性ベース領域は、また、前述した 厚さを有するGeリッチ層60を含んでいる。

【0032】真性ベース層を成長させた後、薄い酸化物 層59を、続いて薄い窒化物層61を、成長した真性べ ース層上に形成する。二重 (dual)誘電体層を形成 する酸化物層および窒化物層は、CVD、プラズマ励起 CVD、化学溶液付着、および他の同様の付着プロセス を含む (これらに限定されない) 同一または異なる付着 10 プロセスを用いて形成される。酸化物層は、約50~約 200歳の厚さを有している。一方、窒化物層は約10 0~約500Åの厚さを有している。本発明では、窒化 物層61の代わりに、酸化物層59と同じまたは異なる 酸化物層を用いることもできる。

【0033】次に、二重誘電体層、すなわち酸化物層5 9および窒化物層61に、通常のリソグラフィと、反応 性イオン・エッチング (RIE) のようなエッチングと を用いて、開口を形成し、真性ベース層を露出させる。 そこには、続いてエミッタが形成される。次に、ポリシ 20 リコン層64がCVDのような普通の付着プロセスによ って形成され、続いて、通常のイオン打込みプロセスを 用いて、N形ドーパントでドープされる。次に、窒化物 または酸化物で構成できる層65が、通常の付着プロセ スを用いて、ポリシリコン層63の上部に形成され、続 いて、窒化物層61およびエミッタ・ポリシリコンをエ ッチングして、隆起エミッタ領域を形成する。

【0034】次に、500~1000Åの窒化物を付着 し、付着された窒化物を、酸化物に対して選択的なプロ セスで反応性イオン・エッチングして、便壁スペーサ6 30 6をエミッタ領域上に形成する(図6参照)。

【0035】図7において、スペーサ66によって被覆 されない酸化物層59が、通常のウェット・エッチング ・プロセスによって除去される。隆起外部ベース領域を 形成するには、CVDのような通常のその場(in-s itu)ドーピング付着プロセスによって、P* ポリシ リコン膜70 (図8参照)を付着する。その場ドーピン グ付着プロセスは、低温で、すなわち550℃以下の温 度で、ポリシリコンを付着することができる。本発明に よれば、P+ ポリシリコンは、約5000~約3000 40 O Å の 厚 さ を 有 し、 1 × 1 O 19 c m - 3 以 上 の オーダ の ド ーパント濃度を有するように、高濃度ドープされる。本 発明のこの工程で用いられる P⁺ ポリシリコン膜は、G eを含む、あるいは含まないようにすることができる。 【0036】P* ポリシリコン膜を形成するのに用いら れる低温付着プロセスは、既存の膜、すなわちSiGe ベース層へのドーパント拡散を低減させることに留意す

【0037】図9は、ポリシリコン層が反応性イオン・ エッチングされて、エミッタ領域の周囲にポリシリコン 50 は、エミッタ領域を形成する前に、外部ベース領域を形

べきである。

側壁72が形成された後の本発明のバイポーラ・トラン ジスタ構造を示す。本発明のこの工程で作成されたポリ シリコン側壁72は、本発明のバイポーラ・トランジス タの隆起外部ベース領域を形成するのに用いられること に留意すべきである。

【0038】図10において、通常のフォトレジスト・ マスク74が、外部ベース領域を画定するように構造上 に形成され、および技術上周知の通常のエッチング・プ ロセスを用いて、露出したベース領域のすべての部分が 構造から除去され、分離領域を露出させる。このエッチ ング工程の後に、フォトレジスト・マスクが、通常の剥 離プロセスを用いて除去される。

【0039】図11は、エッチングし、続いてフォトレ ジスト・マスクを除去した後の構造を示している。次 に、図11の構造は、短時間アニール工程にさらされ る。この短時間アニールは、エミッタ領域のN*ドーパ ントを拡散し、活性化させて、真性ベース領域内に、ベ ース・エミッタ接合に対し一定の深さまで注入するため に用いられる。このアニール工程は、図3に示される構 造を与える。本発明によれば、短時間アニール・プロセ スは、約850℃より大きい温度で、約30秒より短い 時間、N2 またはArのような不活性ガス中で行われ る。上述した条件を用いて、真性ベース領域の上面の 下、約50~約500Åの深さに、真性ベース領域内に ドーパントが注入される。

【0040】短時間アニール・プロセスは、また、外部 ベース領域から、P・ホウ素ドーパントを、真性ベース 領域内に注入する。P* ポリシリコンからの外部ベース 外方拡散部は、真性ベース領域からのその場ドープされ たホウ素に接触する。本発明では、外部ベース領域の形 成にイオン打込みは用いられないので、ドーパントの過 渡的増速拡散は生じない。したがって、バイポーラ・ト ランジスタのキャパシタンスを、減少させる。

【0041】図12および図13は、本発明の第1の方 法の他の実施例を示す。この実施例では、図8の構造に 到るまでの処理が最初に行われた後、すなわち、外部べ ース・ポリシリコンの付着が完了した後の、上述した処 理工程とは異なる。スペーサの反応性イオン・エッチン グ処理を行って、図13に示されるスーパースペーサ8 0を形成する。特に、スーパースペーサは、図8に示す 構造上に、P+ 誘電体材料80を最初に付着して、図1 2に示す構造を形成した後、誘電体材料およびベース領 域の部分を選択的にエッチングする。このことは、図1 0におけるような追加のマスキング工程を省略する。 ス ペーサのエッチングに続いて、短時間アニールを行い、 第1の実施例で説明したように、エミッタ領域およびべ ース領域においてドーパントを移動する。

【0042】図14~図26は、本発明の第2の実施例 を示す図である。前述したように、本発明の第2の方法 成する。さらに、本発明の第2の方法を用いる場合、バイボーラ・トランジスタは、自己整合されてベース領域 に中心合わせされたエミッタ領域を有している。

【0043】まず、図14を参照する。図14は、本発明の第2の方法に用いられる初期構造を示している。特に、図14に示す初期構造は、基板54の表面上に形成された埋め込みGeリッチ層60を含むエピタキシャル/ポリシリコン・ベース層58を有している。基板は、サブコレクタ領域52,サブコレクタ・コンタクト57,分離領域56を有している。本発明によれば、図14に示したように、分離領域は、酸化物層108および窒化物層106によって保護されている。また、コレクタ・コンタクト領域内の窒化物の下に酸化物層104が存在する。図14に示される構造は、当業者に周知の処理方法を用いて作製される。したがって、処理方法に関する説明は、ここでは行わない。

【0044】コレクタ領域上には、マンドレル(mandrel)110が、粗く中心合わせされている。マンドレルは、酸化物層112, 窒化シリコン層114, テトラエチルオルトシリケート(TEOS)層116から 20形成されている。マンドレルは、前記層の各々を連続的に付着することにより形成され、その後、付着されたマンドレル層は、通常のリソグラフィおよびエッチングによって、パターニングされる。マンドレルを構成する個々の層の厚さは、変更でき、本発明にとっては重要ではない。

【0045】図15は、構造上にその場ドープされたP*ボリシリコン層118の形成を示す。その場ドープト層は、通常のプロセスによって形成され、少なくとも1000Åの厚さを典型的に有している。

【0046】図16は、RIEプロセスを行って広いスーパースペーサ120を形成した後の構造を示す。本発明のこの工程で用いられるRIEプロセスは、酸化物上のポリシリコンに対して選択的になるように構成されている。

【0047】図17において、TEOS層116は、通常のウェット・エッチング・プロセスを用いることによって、窒化物層114上で停止するようにして、選択的にエッチングされて、構造内にトレンチ115を形成する。図18は、約700~約1000人の厚さを有する酸化物層122が、P*ポリシリコン層上に形成された後の構造を示している。この酸化物層は、高圧酸化処理を用いることによって、典型的に形成される。

【0048】図19は、窒化シリコン層124を付着し、この窒化シリコン層を、酸化物に対して選択的なスペーサRIEプロセスによってエッチングして、構造上に窒化物スペーサ124を形成する。本発明の第2の方法のこの工程の間に、トレンチの底部にある窒化シリコンが除去されることに留意すべきである。

【0049】次に、トレンチ115の底部の酸化物層1 50 ス/コレクタ・キャパシタンス (図3にキャパシタとし

12は、図18において成長した酸化物を完全に除去することなく、通常のウェット・エッチング・プロセスを用いることによって除去され、図20に示す構造を与える。図21は、N*(As)ドープト・ポリシリコンよりなる厚い層126(1500Å以上のオーダー)が付着され、続いて薄い窒化シリコンのキャップ層128が形成された後の構造を示す。

12

/ボリシリコン・ベース層58を有している。基板は、 サブコレクタ領域52,サブコレクタ・コンタクト5 でパンプロンクを有している。本発明によれば、図1 10 コンの部分をエッチングすることによって、エミッタ領域に示したように、分離領域は、酸化物層108および 登化物層106によって保護されている。また、コレクタ・コンタクト領域内の窒化物の下に酸化物層104が 図18において成長した酸化物層上で停止する。

【0051】エミッタ領域130の形成に続いて、約200~約500Åの厚さを有する窒化シリコン層が、通常の手段によって付着され、酸化物に対して選択的なRIEプロセスを実行して、エミッタ領域の露出表面に窒化物スペーサ132を形成する。上記工程は、図23に示されている。

) 【0052】図24は、酸化物層122の一部が、RIEのような通常のエッチング・プロセスを用いて除去された後の構造を示す。次に、図25に示すように、フォトレジストを付着し、リソグラフィによってパターニングして、パターニングされたフォトレジスト134を与える。その後、RIEプロセスを用いて、外部ベース領域を画定する。続いて、短時間アニールを行う。短時間アニールによって、エミッタ・ベースを形成し、エミッタにおいてドーパントを移動させる。

【0053】図26は、通常のシリサイド・プロセスを 30 用いて、構造内にシリサイド領域136を形成した後の 構造を示す。

【0054】本発明のバイボーラ・トランジスタ構造は、このバイボーラ・トランジスタ構造を作製するのに、いずれの方法が用いられるかとは関係なく、従来技術による構造よりも低いコレクタ/ベース・キャパシタンスを有し、およびペデスタル領域を高濃度にドープできるので、より高いftを有し、したがってより高いfmaxを実現することができることを強調しておく。

【0055】本発明は、また、組込まれた抵抗/キャバシタンス調整を有するバイボーラ接合トランジスタを提供する。特に、本発明のバイボーラ接合トランジスタは、自己整合されたベース/エミッタ構造を有する。このベース/エミッタ構造では、ベース抵抗は、可変厚さの拡散ソースによって独立に調整され、およびベース・キャパシタンスは、拡散ソースの厚さと真性ベース・エピタキシャル層の厚さとの組合わせにより、独立に変えることができる。

【0056】P・拡散ソース(図11の72)と選択的に打込まれたコレクタ(図3の68)との間の外部ベース/フレクタ・キャパシタンス(図3にキャパシタト)

て概略的に示される)を、エピタキシャル・ベース領域 (図3の層58)を厚くする、またはP+ 拡散ソースか らのP* ドーパントの拡散を浅くすることによって、変 調することができる。 これら 2つの変数は独立に調整で きるので、ベース/コレクタ・キャパシタンスを低減 し、デバイス性能を増大させることができる。

【0057】大半の従来のSiGeプロセス・フローで は、エピタキシャル・ベース領域の厚さは、本発明にお けるようにベース/コレクタ・キャパシタンスを変調す る能力を許容しない他のプロセスの拘束(選択エピタキ 10 シーのような) によって制限される。

【0058】まとめとして、本発明の構成に関して以下 の事項を開示する。

- (1) 隆起外部ペースを有するエピタキシャル・ベース ・バイポーラ・トランジスタを製造する方法であって、 単結晶半導体基板上に、少なくともエピタキシャル・シ リコン層を成長させる工程と、前記単結晶半導体基板の 表面に、隆起エミッタを形成する工程とを含み、前記隆 起エミッタは、少なくともその側壁に形成された絶縁材 料を有し、前記単結晶半導体基板の表面に、隆起外部へ 20 ースを形成する工程を含み、前記隆起エミッタと隆起外 部ベースとは、前記絶縁材料によって絶縁され、前記隆 起エミッタおよび隆起外部ベースからドーパントを拡散 して、前記単結晶半導体基板内に、エミッタ拡散部およ び外部ベース拡散部を与える工程を含み、前記エミッタ 拡散部は、エミッタ拡散接合深さを有し、前記エミッタ 拡散部は、前記単結晶半導体基板の表面にまで延び、前 記外部ベース拡散部は、前記単結晶半導体基板の表面に まで延びる、方法。
- (2) 前記エピタキシャル・シリコン層は、さらに、そ 30 の表面に形成されたGe層を含む、上記(1)に記載の 方法。
- (3) 前記エピタキシャル・シリコン層を成長する工程 の間に、ポリシリコン層を形成し、前記ポリシリコン層 は、前記エピタキシャル・シリコン層に隣接して形成さ れる、上記(1)に記載の方法。
- (4) 前記ポリシリコン層は、前記半導体基板内に形成 された分離領域上に形成される、上記(3)に記載の方
- 約3000人の厚さを有する、上記(1)に記載の方 法。
- (6) 前記絶縁材料は、少なくとも、酸化物、または酸 化物と窒化物との組合せを含む、上記(1)に記載の方
- (7) 前記隆起エミッタは、前記絶縁体材料内にエミッ 夕開口を設け、前記エミッ夕開口内に真性ポリシリコン を付着し、前記付着された真性ポリシリコン上に酸化物 層または窒化物層を設けることによって形成される、上 記(1)に記載の方法。

- (8) 前記隆起エミッタは、その個壁に形成されたスペ ースを有する、上記(1)に記載の方法。
- (9) 前記隆起外部ペースは、前記隆起エミッタを取り 囲むようにしてP* ポリシリコン層を付着し、前記付着 されたポリシリコンをエッチングして画定することによ って形成される、上記(1)に記載の方法。
- (10) 前記P* ポリシリコン層の付着は、温度が55 ○℃より低い低温化学蒸着付着プロセスによって行われ る、上記(9)に記載の方法。
- (11) 前記拡散工程は、短時間アニール・プロセスを 用いて行われる、上記(1)に記載の方法。
 - (12)前記短時間アニール・プロセスは、約30秒以 下の期間、約850℃以上の温度の不活性ガス内で行わ れる上記(11)に記載の方法。
 - (13)エミッタ/ベースの表面高さの差は、前記エミ ッタ拡散接合深さの20%より小さい、上記(1)に記 載の方法。
 - (14) 前記隆起外部ベースを形成するときに、スーパ ースペーサを用いる、上記(1)に記載の方法。
 - (15) 隆起外部ベースを有するエピタキシャル・ベー ス・バイポーラ・トランジスタを製造する方法であっ て、単結晶半導体基板上に、少なくともエピタキシャル ・シリコン層を成長させる工程と、前記単結晶半導体基 板の表面に、隆起外部ベースを形成する工程と、前記半 導体基板の表面に、隆起エミッタを形成する工程を含 み、前記隆起エミッタは、少なくともその側壁に形成さ れた絶縁材料を有し、前記絶縁材料は、前記隆起外部へ 一スを、前記隆起エミッタから電気的に絶縁し、前記隆 起エミッタおよび隆起外部ベースからドーパントを拡散 して、前記単結晶半導体基板内に、エミッタ拡散部およ び外部ベース拡散部を与える工程を含み、前記エミッタ 拡散部は、エミッタ拡散接合深さを有し、前記エミッタ 拡散部は、前記単結晶半導体基板の表面にまで延び、前 記外部ベース拡散部は、前記単結晶半導体基板の表面に まで延びる、方法。
 - (16) 前記エピタキシャル・シリコン層は、さらに、 その表面に形成されたGe層を含む、上記(15)に記 載の方法。
- (17) 前記エピタキシャル・シリコン層を成長する工 (5) 前記エピタキシャル・シリコン層は、約500~ 40 程の間に、ポリシリコン層を形成し、前記ポリシリコン 層は、前記エピタキシャル・シリコン層に隣接して形成 される、上記(15)に記載の方法。
 - (18) 前記ポリシリコン層は、前記半導体基板内に形 成された分離領域上に形成される、上記(17)に記載 の方法。
 - (19) 前記隆起外部ベースは、マンドレル上に、その 場ドープトP⁺ ポリシリコン層を形成する工程と、前記 その場ドープトP+ ポリシリコン層から、スーパースペ ーサを形成する工程とによって形成される、上記(1

50 5) に記載の方法。

(20) 前記隆起エミッタは、前記マンドレル内にトレンチを形成する工程と、前記トレンチの露出された側壁上に酸化物層を形成する工程と、前記トレンチ内の前記酸化物層上に、窒化シリコン・スペーサを形成する工程と、全体構造上に、N*ドープト・ポリシリコンおよび窒化物層を付着する工程と、前記N*ドープト・ポリシリコンおよび前記窒化物層をパターニングして、前記隆起エミッタを形成する工程とにより形成される、上記(19)に記載の方法。

(21)前記拡散工程は、短時間アニール・プロセスを 10 用いて行われる、上記(15)に記載の方法。

(22)前記短時間アニール・プロセスは、約30秒以下の期間、約850℃以上の温度の不活性ガス内で行われる上記(21)に記載の方法。

(23)エミッタ/ベースの表面高さの差は、前記エミッタ接合深さの20%より小さい、上記 (15) に記載の方法。

(24)隆起外部ベースを有するエピタキシャル・ベース・バイボーラ・トランジスタであって、単結晶半導体基板上のエピタキシャル・シリコン層と、前記半導体基の表面上の隆起エミッタと、前記半導体基板の表面上の隆起外部ベースと、前記隆起エミッタと前記隆起外部ベースとの間の、スペーサである絶縁体と、前記半導体基板内に、エミッタ拡散部および外部ベース拡散部を与えるための、前記隆起エミッタおよび前記隆起外部ベースからの拡散とを備え、前記エミッタ拡散部は、エミッタ拡散接合深さを有し、前記隆起エミッタは、前記半導体基板の表面にまで延び、前記隆起外部ベースは、前記半導体基板の表面にまで延び、前記隆起外部ベースは、前記半導体基板の表面にまで延び、エミッタ/ベースの表面高さの差は、前記エミッタ拡散接合深さの20%より小30さい、エピタキシャル・ベース・バイボーラ・トランジスタ。

(25)前記隆起エミッタは、自己整合され、前記ベースに中心合わせされている、上記(24)に記載のエピタキシャル・ベース・バイポーラ・トランジスタ。

(26)自己整合されたベース/エミッタ構造を備え、ベース抵抗は、可変厚さの拡散ソースによって独立に調整され、ベース・キャパシタンスは、前記拡散ソースの厚さと真性ベース・エピタキシャル層の厚さとの組合せにより、独立して変えることのできる、バイポーラ接合 40トランジスタ。

(27)前記拡散ソースは、前記真性ベース・エピタキシャル層に接触している、上記(26)に記載のバイボーラ接合トランジスタ。

(28) 前記拡散ソースは、P* ドープされている、上記(26) に記載のバイボーラ接合トランジスタ。

(29)前記真性ベース・エピタキシャル層は、コレク 夕領域上に形成される、上記(26)に記載のバイボー ラ接合トランジスタ。

(30)前記真性ベース・エピタキシャル層は、自己整 50

合され前記ベースに中心合わせされたエミッタを有する 隆起層である、上記(26)に記載のバイボーラ接合ト ランジスタ。

【図面の簡単な説明】

【図1】打込まれた外部ベース領域を有する従来技術のシリコンゲルマニウム (SiGe) バイポーラ・デバイスの断面図である。

【図2】図1のベース領域の上面図であり、(A)はイオン打込みによる外部ベース領域を、(B)はイオン打込みによらない外部ベース領域を示す。

【図3】本発明の第1の方法によって形成された本発明 のバイボーラ・トランジスタの断面図である。

【図4】図3のバイポーラ・トランジスタのベース領域の上面図である。

【図5】図3に示す構造を形成するのに用いられる本発明の第1の方法の第1の実施例を説明する図である。

【図6】図3に示す構造を形成するのに用いられる本発明の第1の方法の第1の実施例を説明する図である。

【図7】図3に示す構造を形成するのに用いられる本発明の第1の方法の第1の実施例を説明する図である。

【図8】図3に示す構造を形成するのに用いられる本発明の第1の方法の第1の実施例を説明する図である。

【図9】図3に示す構造を形成するのに用いられる本発明の第1の方法の第1の実施例を説明する図である。

【図10】図3に示す構造を形成するのに用いられる本発明の第1の方法の第1の実施例を説明する図である。

【図11】図3に示す構造を形成するのに用いられる本発明の第1の方法の第1の実施例を説明する図である。

【図12】本発明の第1の方法の第2の実施例を説明する図である。

【図13】本発明の第1の方法の第2の実施例を説明する図である。

【図14】本発明の第2の方法を説明する図である。

【図15】本発明の第2の方法を説明する図である。

【図16】本発明の第2の方法を説明する図である。

【図17】本発明の第2の方法を説明する図である。

【図18】本発明の第2の方法を説明する図である。

【図19】本発明の第2の方法を説明する図である。

【図20】本発明の第2の方法を説明する図である。

【図21】本発明の第2の方法を説明する図である。

【図22】本発明の第2の方法を説明する図である。

【図23】本発明の第2の方法を説明する図である。 【図24】本発明の第2の方法を説明する図である。

【図25】本発明の第2の方法を説明する図である。

【図26】本発明の第2の方法を説明する図である。 【符号の説明】

50 デバイス

52 サブコレクタ

54 单結晶半導体基板

56 分離領域

57 サブコレクタ・コンタクト

58 ベース領域

58 i 真性ベース領域

58e 外部ベース領域

59, 108, 112, 122 酸化物層

60 Geリッチ層

61,106 窒化物層

62 絶縁体

64,130 エミッタ領域

65 キャップ層

66 個壁スペーサ

68 ペデスタル領域

70 P+ ポリシリコン膜

72 ポリシリコン膜

80, 120 スーパースペーサ

18

110 マンドレル

114 窒化シリコン層

116 TEOS層

118 P+ ポリシリコン層


132 窒化物スペーサ


10 134 フォトレジスト


136 シリサイド領域

【図1】


【図2】









【図3】




【図4】




【図5】




【図6】





【図7】





【図9】























【図23】




【図24】



【図25】



【図26】



フロントページの続き

(72)発明者 ジェイムス・エス・ダン アメリカ合衆国 05465 バーモント州 ジェリコ オアー ロード 75

(72)発明者 デヴィッド・エル・ハラミー アメリカ合衆国 05452 バーモント州 エセックス ジャンクション シスル レ ーン 9

(72)発明者 ジェフリー・ビー・ジョンソン アメリカ合衆国 05452 バーモント州 エセックス ジャンクション ジュニパー リッジ ロード 15 (72)発明者 ロブ・エイ・ジョンソン アメリカ合衆国 05403 バーモント州 サウス バーリントン ツイン オークス テラス 113

(72)発明者 ルイス・ディー・ランゼロッティ アメリカ合衆国 05406 バーモント州 バーリントン ピーオーボックス 64883 (番地なし)

(72)発明者 ステファン・エイ・エスティー・オンジュ アメリカ合衆国 05446 バーモント州 コルチェスター プア ファーム ロード 94

Fターム(参考) 5F003 AP05 BA27 BB02 BB08 BC08 BE90 BF06 BG06 BM01 BP31